 |
|
|
|
|
|
|
|
お客様 |
東ドロ |
ボード開発依頼 |
|
|
FPGA設計 |
ASIC開発 |
HDL |
設計・仕様打合せ |
ボード開発 |
|
仕様設計 |
|
設計確認 |
論理設計・検証 |
・評価用ボード設計
・プローブカード設計
・DUTボード設計 |
|
論理合成 |
製造・実装 |
ピンアサイン設計 |
テスト設計 |
|
|
形式検証 |
|
設計確認 |
レイアウト設計 |
ICパッケージ設計 |
|
タイミング検証 |
|
タイミング検証 |
|
ウェハ製造 |
量産 |
|
実Ｒ／Ｃシミュレーション |
ウェハ検査 |
|
パッケージ組立 |
|
評価
シミュレーション(DFT)
|
|
パッケージ検査
(Final Test) |
出荷 |
納品 |
|
サンプル(ES)
評価 |
パッケージ組立 |
|
|
|
|
|
 |
|
|
|
|
 |
画像処理
|
|
|
|
･フィルタリング
･ノイズ除去
･色変換：RGB/yCrCb/HSV
|
|
|
|
高速信号処理
|
|
|
|
・2.4G Serdes
・SDRAM/DDR/QDRﾒﾓﾘ制御
・バス制御
|
|
|
|
無線信号処理
|
|
|
|
|
|
CPU組込み
|
|
|
|
・Nios
・USB/PCI
・周辺インタフェース
|
|
|
|
|
|
|
|
|
|
|
|
設計・機能Simulator
|
|
|
|
| 【The MathWorks】 |
| ･ | MATLAB/Simulink |
|
|
|
|
Style Checker
|
|
|
|
|
|
|
合成、配置/配線
|
|
|
|
| 【Altera】 |
| ･ | Quautus |
| 【Xilinx】 |
| ･ | ISE |
| 【Lattice】 |
| ･ | ispLEVER |
| 【Actel】 |
| ･ | LIBERO |
|
|
|
|
FPGA Compiler
|
|
|
|
| 【Synplicity】 |
| ･ | Synplify-Pro |
| 【Mentor】 |
| ･ | Precision |
| ･ | Leonardo |
|
|
|
|
論理Simulator
|
|
|
|
| 【Cadence】 |
| ･ | NC-Sim |
| 【Mentor】 |
| ･ | Model-sim |
|
|
|
|
|
|
|
|
デバイス開発
